ZSBL（Zero-Stage Boot Loader，零阶段引导加载程序）是RISC-V处理器启动流程中，紧跟BootROM之后执行的极简引导程序，也是整个启动链中“零阶段”的核心组件，专为解决BootROM能力受限问题而设计。

一、核心定义与定位

ZSBL是芯片厂商固化/预置在片内极小存储区域（如OTP、小型SRAM或Mask ROM分区）的轻量级代码，体量通常只有几KB到几十KB，是BootROM的“延伸”——BootROM仅完成最基础的硬件自检（如核心寄存器、片内SRAM），而ZSBL承接BootROM的控制权，完成下一步启动必需的最小化硬件初始化。

二、ZSBL的核心作用（RISC-V场景下）

初始化关键外设，突破BootROM限制 BootROM为了通用性和安全性，仅初始化芯片最核心的硬件（如CPU核、片内小SRAM），不初始化DDR/LPDDR、SPI Flash、eMMC等大容量存储/内存。而ZSBL的核心任务就是：
- 初始化DDR内存控制器，让片外大容量DDR可用；
- 初始化启动介质（如SPI/NOR Flash、SD卡）的底层驱动；
- 配置时钟、电源等基础外设，为后续加载更大的引导程序（如SPL/U-Boot）铺路。
加载下一阶段引导程序（SPL/FSBL） ZSBL自身运行在片内极小的SRAM（如ITCM/DTCM）中，无法承载复杂逻辑，因此它的核心目标是：从外部存储介质（如Flash）中读取第一阶段引导程序（SPL/FSBL），并将其加载到已初始化的DDR内存中，然后跳转执行。
适配RISC-V架构的特权模式 RISC-V分为M-mode（机器模式，最高特权）、S-mode（监督模式）等，BootROM和ZSBL均运行在M-mode，是唯一能直接操作硬件底层的阶段；ZSBL还会完成M-mode到S-mode的初步权限配置，为后续OpenSBI（运行在M-mode）、U-Boot（运行在S-mode）的模式切换做准备。

三、ZSBL的关键特征

特性	具体说明
体量极小	代码量通常<32KB，仅保留“必需逻辑”（如DDR初始化、Flash读操作），无冗余功能
厂商定制化	由芯片设计商（如SiFive、平头哥、瑞芯微）针对具体芯片型号开发，不通用
运行位置	片内小SRAM/OTP（无DDR依赖），执行速度极快
不可修改性	通常固化在芯片出厂时的只读区域，用户无法修改（部分芯片支持OTP配置ZSBL逻辑）
无交互性	无命令行、无调试界面，纯自动执行，执行完成后立即跳转至下一阶段（SPL）

四、ZSBL与其他Boot Loader的区别（RISC-V启动链）

为了更清晰理解，结合RISC-V完整启动流程对比：

BootROM（固化Mask ROM） → ZSBL（零阶段，片内SRAM） → SPL/FSBL（第一阶段，DDR） → OpenSBI → U-Boot → 内核

组件	定位	核心任务	运行位置	体量
BootROM	初始启动	硬件最小自检、跳转到ZSBL	片内Mask ROM	<1KB
ZSBL	零阶段	初始化DDR/Flash、加载SPL	片内小SRAM	几KB~几十KB
SPL	第一阶段	加载U-Boot、完善外设初始化	DDR内存	几十KB~几百KB
U-Boot	第二阶段	加载内核、提供交互界面	DDR内存	几百KB~几MB

五、典型应用场景

ZSBL常见于中高端RISC-V芯片（如SiFive FU740、平头哥玄铁C910），这类芯片依赖DDR内存运行复杂系统（如Linux），而BootROM无法初始化DDR，必须通过ZSBL完成这一关键步骤。

例：SiFive的FU740芯片中，BootROM执行后跳转至ZSBL，ZSBL初始化DDR4和SPI Flash，然后从Flash读取U-Boot SPL到DDR，再转交控制权。
对比：低端RISC-V MCU（如ESP32-C3）无DDR，BootROM可直接加载应用程序，因此无需ZSBL。

总结

ZSBL是RISC-V中“承上启下”的极简引导程序：向上承接BootROM的最小化自检结果，向下完成“让大容量内存/存储可用”的核心初始化，是连接BootROM和完整引导链的关键桥梁，也是中高端RISC-V芯片启动的必经阶段。

BootROM 和 ZSBL的分工区别

评论区 0